FPGA e ASIC Design

Un insieme di prodotti per tutte le fasi di sviluppo di logiche programmabili complesse.
Da più di 20 anni Mentor è presente con strumenti e soluzioni rivolte al mondo HDL, dalla analisi dei requisiti alla realizzazione, curandone la gestione e lo sviluppo del progetto.

 

La tracciabilità dei requisiti lungo tutto il processo di sviluppo è diventata una pratica fondamentale per la sicurezza dei progetti critici in tutti i settori. Dal medicale ai trasporti, dall’aerospaziale al militare, questa pratica e’ adottata per tutti i progetti di ASIC e FPGA complesse.

 

Sono i migliori strumenti per supportare tecniche e metodologie di sviluppo. Assistono i progettisti nella generazione e verifica di migliaia di linee di codice migliorandone la produttività.

 

L’efficace riutilizzo di parti di progetto è un obiettivo fondamentale per ogni azienda di progettazione elettronica perché il 75% dei futuri guadagni arriverà riutilizzando parti già validate. Mentor Graphics offre prodotti che, in pochi minuti, analizzano automaticamente la gerarchia del progetto evidenziandone errori, parti mancanti e migliorando la qualità del codice prodotto.

 

La soluzione Advanced FPGA Synthesis è unica nel settore per l’alta qualità dei risultati. Mentor Graphics offre strumenti di sintesi multi-vendor per tenere sempre il passo con i progressi tecnologici.

 

L’utilizzo di FPGA nella fase di prototipazione di un ASIC è diventato un metodo efficace ed economico di verifica. Questi strumenti facilitano la transizione tra le due tecnologie permettendo di utilizzare i codici HDL e i constraint già prodotti.

 

Queste soluzioni consentono ai progettisti di sfruttare la potenza del linguaggio SystemVerilog,  del AVM (Advanced Verification Methodology) e degli ambienti basati su OVM (Open Verification Methodology) in modo produttivo anche per chi non ha familiarità con i costrutti dei linguaggi object-oriented.

 

Sono strumenti per la verifica avanzata di progetti sviluppati con FPGA. Permettono di ridurre i tempi di sviluppo evidenziando le funzionalità di progetto già verificate (Code Coverage), utilizzando la Assertion-Based Verification, le Open Verification Library (OVL) e l’utilizzo di modelli di descrizione ad alto livello (Transaction Level Modeling).

 

gestoreFPGA e ASIC Design