FPGA Design Verification con Questa Prime
Una soluzione flessibile e automatizzata per il Verification Management
Questa è una soluzione fondata su un insieme di tecnologie, metodologie e librerie per la verifica dei moderni progetti ASIC e FPGA.
Perché scegliere Questa Prime per la FPGA Design Verification?
Alta Produttività
Una soluzione estremamente avanzata per la verifica che comprende la coverage closure di sistemi elettronici grandi e complessi.
Facile da usare
Facilità d’uso, tempo di debug rapido attraverso le asserzioni native e un ambiente di debug completo di funzione multi-astrazione e multi-lingua, incluso il debug a livello di transazione.
Sviluppo di test automatizzati
Generazione di stimoli constrained-random per automatizzare lo sviluppo di test.
Testbenches avanzati
Funzionalità di testbench SystemVerilog avanzate native, con OVM e UVM combinati in una funzione di debug unica, per facilitare lo sviluppo e il debug di testbench avanzati.
White Paper
Questo rapporto presenta i risultati del 2020 Wilson Research Group Functional Verification Study focalizzato sul segmento Field-Programmable Gate Array (FPGA). I risultati di questo studio forniscono una visione preziosa dello stato del mercato FPGA di oggi in termini di tendenze di progettazione e verifica.
Elevate prestazioni e capacità nella FPGA Design Verification
Il Questa Advanced Simulator per la FPGA Design Verification garantisce le migliori prestazioni e funzionalità del settore grazie ai potenti algoritmi di SystemVerilog e VHDL, che migliorano le prestazioni della simulazione RTL di SystemVerilog, e quelle miste VHDL/SystemVerilog fino a 10 volte. Questa supporta anche una veloce simulazione time-to-next e un'efficace gestione delle librerie, con garanzia di alti livelli prestazionali. La capacità esclusiva di pre-ottimizzare e definire la visibilità del debug blocco su blocco, consente una regressione fino a 3X durante l'esecuzione di un'ampia suite di test.
Per aumentare le prestazioni di simulazione per progetti di grandi dimensioni con lunghi tempi di simulazione, Questa ha anche un'opzione Multi-Core. Questa Multi-Core sfrutta i moderni sistemi di calcolo partizionando il progetto per eseguirlo in parallelo su più CPU o computer usando sia partizioni automatiche che manuali. Per ottenere prestazioni ancora migliori, Questa supporta TBX, il collegamento (a livello di transazione) più performante della piattaforma Veloce che consente un aumento 100X delle prestazioni con visibilità di debug e testbench comune.
Scopri Questa Verification Solution
Scopri come e perché Questa è la soluzione leader del settore per la verifica.
Strumenti per la simulazione e la verifica
Questa Advanced Simulator
Questa Advanced Simulator è un simulatore e un motore di debug che riduce al minimo il rischio durante la convalida di progetti FPGA e SoC.
Questa Verification IP
Questa Verification IP libera gli ingegneri dal passare il tempo a sviluppare BFM, componenti di verifica o VIP, per concentrarsi sugli aspetti chiave dei loro...
FPGA Design Verification con Questa Prime
Questa è una soluzione fondata su un insieme di tecnologie, metodologie e librerie per la verifica dei moderni progetti ASIC e FPGA.
Find out more about lorem ipsium
Vuoi ricevere maggiori informazioni sulla FPGA Design Verification?
Contattaci e ti faremo scoprire le soluzioni più adatte ai tuoi progetti ASIC/FPGA.
Prenota una Demo gratuita
Prendi appuntamento con uno dei nostri esperti per vedere il software in azione!
L'esperto ti mostrerà gratuitamente in che modo è possibile adottarlo per affrontare le sfide specifiche che i tuoi progetti pongono al tuo gruppo di lavoro e alla tua azienda.
