Menu

Home / FPGA Design Verification con Questa Prime

FPGA Design Verification con Questa Prime

Una soluzione flessibile e automatizzata per il Verification Management

Questa è una soluzione fondata su un insieme di tecnologie, metodologie e librerie per la verifica dei moderni progetti ASIC e FPGA.

Perché scegliere Questa Prime per la FPGA Design Verification?

cadlog-icon-04
Alta Produttività

Una soluzione estremamente avanzata per la verifica che comprende la coverage closure di sistemi elettronici grandi e complessi.

cadlog-icon-02
Facile da usare

Facilità d’uso, tempo di debug rapido attraverso le asserzioni native e un ambiente di debug completo di funzione multi-astrazione e multi-lingua, incluso il debug a livello di transazione.

cadlog-icon-03
Sviluppo di test automatizzati

Generazione di stimoli constrained-random per automatizzare lo sviluppo di test.

cadlog-icon-01
Testbenches avanzati

Funzionalità di testbench SystemVerilog avanzate native, con OVM e UVM combinati in una funzione di debug unica, per facilitare lo sviluppo e il debug di testbench avanzati.

Elevate prestazioni e capacità nella FPGA Design Verification

Il Questa Advanced Simulator per la FPGA Design Verification garantisce le migliori prestazioni e funzionalità del settore grazie ai potenti algoritmi di SystemVerilog e VHDL, che migliorano le prestazioni della simulazione RTL di SystemVerilog, e quelle miste VHDL/SystemVerilog fino a 10 volte. Questa supporta anche una veloce simulazione time-to-next e un'efficace gestione delle librerie, con garanzia di alti livelli prestazionali.  La capacità esclusiva di pre-ottimizzare e definire la visibilità del debug blocco su blocco, consente una regressione fino a 3X durante l'esecuzione di un'ampia suite di test.

Per aumentare le prestazioni di simulazione per progetti di grandi dimensioni con lunghi tempi di simulazione, Questa ha anche un'opzione Multi-Core. Questa Multi-Core sfrutta i moderni sistemi di calcolo partizionando il progetto per eseguirlo in parallelo su più CPU o computer usando sia partizioni automatiche che manuali. Per ottenere prestazioni ancora migliori, Questa supporta TBX, il collegamento (a livello di transazione) più performante della piattaforma Veloce che consente un aumento 100X delle prestazioni con visibilità di debug e testbench comune.

Scopri Questa Verification Solution

Scopri come e perché Questa è la soluzione leader del settore per la verifica.

Strumenti per la simulazione e la verifica

Questa Advanced Simulator

Questa Advanced Simulator

Questa Advanced Simulator è un simulatore e un motore di debug che riduce al minimo il rischio durante la convalida di progetti FPGA e SoC.

Discover
Questa Verification IP (QVIP)

Questa Verification IP

Questa Verification IP libera gli ingegneri dal passare il tempo a sviluppare BFM, componenti di verifica o VIP, per concentrarsi sugli aspetti chiave dei loro...

Discover
FPGA Design Verification

FPGA Design Verification con Questa Prime

Questa è una soluzione fondata su un insieme di tecnologie, metodologie e librerie per la verifica dei moderni progetti ASIC e FPGA.

Discover
modelsim

ModelSim

ModelSim offre un ambiente completo e facile da usare per la Code Coverage Analysis, un prerequisito per le Certificazioni in merito agli elementi critici per...

Discover

Find out more about lorem ipsium

Sorry, we couldn't find any posts. Please try a different search.

Vuoi ricevere maggiori informazioni sulla FPGA Design Verification?

Contattaci e ti faremo scoprire le soluzioni più adatte ai tuoi progetti ASIC/FPGA.

Torna su