ModelSIM

Simulazione per la progettazione di ASIC e FPGA

ModelSIM è un ambiente di simulazione realizzato da Mentor Graphics, che consente lo sviluppo e la verifica di Hardware Description Languages (HDL) come Verilog, VHDL e SystemC. La simulazione può essere eseguita utilizzando l’interfaccia grafica (GUI) o gli script. La famiglia di simulatori ModelSIM – che nasce dall’unione tra la tecnologia di simulazione single-kernel (SKS, Single Kernel Simulator) e un ambiente di debug per Verilog, VDHL e SystemC – è la scelta ideale sia per ASIC che per FPGA.

Approfondimenti:

La struttura operativa e il flusso di utilizzo di ModelSIM nella verifica di un progetto:

modelsim flusso verifica progetto

Nel video, un tutorial di 47 minuti sull’uso di ModelSIM (in inglese):

Chiedi informazioni:

Paolo SubioliModelSIM