Signal Integrity

PCB Design, cos’è Design Rule Checking (DRC), con un esempio pratico di applicazione

on 24 Maggio 2019

Il Design Rule Checking (DRC) è il processo finalizzato a verificare che, in un progetto elettronico, non siano state violate le regole di progettazione. Tali regole sono i vincoli geometrici imposti ai progettisti di circuiti stampati , dispositivi a semiconduttore e circuiti integrati (IC), per garantire che i loro progetti funzionino correttamente, oltre che in modo affidabile, e possano essere prodotti con una resa accettabile. Il DRC è un passaggio importante nell’ambito del signoff, cioè l’insieme delle verifiche sugli aspetti fisici di un progetto, il quale comprende anche verifiche LVS ( layout versus schematic ), controlli XOR, ERC ( controllo delle regole elettriche ) e controlli dell’antenna.

Per semplificare al massimo, il seguente schema mostra quali sono i tipici controlli di base che vanno fatti sul layout del PCB: verificare che l’ampiezza della pista sia sufficiente, che lo sia la spaziatura tra piste contigue e che il perimetro in rame di una piazzola sia regolare e di spessore sufficiente.

I 3 principali controlli del Design Rule Checking (DRC)

Quando si parla di Design Rule Checking, la posta in gioco è la possibilità di evitare i re-spin del progetto, come ad esempio dover rifare un prototipo perché al primo tentativo sono emersi dei problemi. Sono passaggi che possono costare anche decine di migliaia di euro. Questo tipo di controlli non fa parte della prassi, per molti progettisti, specie nelle aziende a dimensione locale, i quali rischiano così di essere tagliati fuori da un mercato che è sempre più competitivo.

La suite di strumenti di PADS Professional risponde proprio a questo tipo di esigenza, perché include al suo interno il modulo HyperLynx DRC. HyperLynx DRC è uno strumento che rende possibile ciò che prima sembrava impossibile e di individuare violazioni che un’ispezione manuale non potrebbe mai vedere.

Con l’aggiunta di HyperLynx DRC, PADS Professional aiuta il progettista a garantire che il design rientri entro i limiti richiesti per una gran quantità di regole di progettazione elettrica diverse. Vi si trovano integrati oltre 70 controlli di integrità di segnale analogica (SI), integrità di alimentazione (PI) e interferenza elettromagnetica (EMI). Tali controlli consentono al progettista di identificare e correggere le violazioni, eliminare l’ispezione manuale e ridurre i costosi re-spin di progetto, che compromettono i tempi di commercializzazione del prodotto.

Un caso reale di applicazione del DRC

In questo articolo vedremo un caso reale di utilizzo di HyperLynx DRC all’interno di PADS Professional. Per questo esempio è stata utilizzata una BeagleBone Black. Si tratta di un computer a scheda singola open source a bassa potenza, prodotto da Texas Instruments e popolare sia tra gli sviluppatori che tra gli appassionati di hobby. La scheda di sviluppo è costituita dal processore TI Sitara, da 512 Mb di RAM DDR3 e 2 GB di memoria flash, oltre a un numero di interfacce fisiche e altre funzionalità.

Beaglebone Black

La Beaglebone Black

Il Design Rule Checking di base con HyperLynx DRC in PADS Professional

Una volta che il progetto viene nel DRC nella finestra Integrated Analysis Control, le regole sono suddivise in categorie. Per determinare quali sono importanti per la progettazione, il progettista crea un elenco di oggetti personalizzati per includere le reti GPIO richieste. Il GPIO (General Purpose Input/Output) è un’interfaccia con dispositivi e periferiche esterne, sia di input che di output. Con l’aumento della complessità e della densità degli attuali progetti di PCB, trovare e rivedere tutte le istanze di una net che attraversa un piano separato (split plane) sarebbe un processo manuale estenuante. Gli strumenti di simulazione standard in genere non controllano tali eventi.

Il problema con la maggior parte dei tool è che quando una rete ad alta velocità attraversa uno split plane, può creare una discontinuità di impedenza sulla traccia del segnale, che potrebbe portare a riflessioni, radiazioni e crosstalk indesiderati. Quando il progettista esegue la regola ‘Nets Crossing Gaps’ in HyperLynx DRC, è in grado di individuare facilmente quando e dove appaiono tali discontinuità. HyperLynx DRC ha una descrizione incorporata delle sue regole, insieme ai prerequisiti e una serie di parametri personalizzabili.

Nets Crossing Gaps DRC

La regola Nets Crossing Gaps consente di verificare che le tracce del segnale abbiano un riferimento solido sotto di esse. I segnali richiedono un piano di riferimento solido adiacente, per consentire percorsi di corrente a ritorno continuo, riducendo così il rischio di radiazioni common-mode.


In genere ci sono decine di violazioni, su quel tipo di reti. Il progettista può selezionarle individuandole all’interno del foglio di calcolo e restringere i risultati. I dati di violazione vengono automaticamente trasferiti dal client DRC e il progettista può eseguire lo zoom per visualizzare le violazioni in maggior dettaglio. Quindi può decidere se la violazione deve essere risolta, apportare le modifiche necessarie e ri-eseguire la regola DRC, finché la violazione non viene più visualizzata.

Il progettista inoltre può eseguire una regola separata “IC-over splits”, che controllerà se i componenti del circuito integrato (IC) hanno un piano di riferimento adeguato al di sotto di essi. Se un IC non ha un piano di riferimento integrato nella sua confezione, e non è correttamente referenziato al di sotto, potrebbe portare alla radiazione in modalità comune. Se vengono trovate queste istanze di IC senza piani di riferimento designati, il progettista può fare clic su una specifica violazione e lo strumento passerà alla relativa posizione sul progetto.

IC over split DRC

L’applicazione della regola ICs over split

Il DRC delle coppie differenziali con HyperLynx

Il BeagleBone Black ha diverse coppie differenziali con impedenza differenziale di 90 ohm. Per gestirli, il progettista può impostare il Constraint Manager con classi di vincoli separate. Dopo essere stati richiamati, i dati della classe di vincoli vengono caricati automaticamente dalle definizioni della classe di vincoli in PADS Professional. Tornando alle relative regole, il progettista può controllare l’impedenza sulle tracce differenziali da 90 ohm. Se ci sono complicazioni di integrità del segnale associate a disadattamenti di impedenza differenziale, il progettista può trovare una diversa regola di impedenza sotto la categoria SI. Questa regola controllerà se l’impedenza rimane coerente per tutti i segmenti della traccia in una determinata net.

Dopo che le proprietà della regola sono state configurate correttamente, il progettista può vedere se compaiono eventuali violazioni. Se si verificano violazioni di impedenza, il motivo potrebbe essere che la regola è stata eseguita utilizzando i parametri standard predefiniti. Ad esempio, il valore di impedenza automatica nella regola potrebbe essere 100 ohm, ma il valore delle coppie differenziali è 90 ohm. Il progettista può modificare rapidamente l’impostazione predefinita utilizzando HyperLynx DRC e quindi rieseguire la regola.

Posizionamento del condensatore di disaccoppiamento

Una delle tante sfide che i progettisti devono affrontare è quella di tenere traccia dei parametri per ciascun componente. Durante la visualizzazione del foglio dati per il processore TI utilizzato su BeagleBone Black, il progettista vorrà concentrarsi sulla sezione che descrive i requisiti del condensatore di disaccoppiamento del processore. Se i condensatori di disaccoppiamento non sono posizionati correttamente, c’è un’alta probabilità che l’interfaccia DDR3 possa funzionare male. La scheda tecnica indica che la distanza massima consentita per i condensatori di bypass sulla net VDDS DDR è di 100 mm (400 mils).

Con queste informazioni, è fondamentale rivisitare lo strumento DRC e trovare la regola di posizionamento dei condensatori di disaccoppiamento che determina se essi sono collocati entro i parametri appropriati attorno all’IC. Se vi sono violazioni nella spaziatura, il progettista può selezionare ciascuna istanza della violazione. PADS Professional aiuta il progettista a rilevare dove si verifica l’errore e il raggio di test che è stato specificato.

Analisi della transizione del segnale da layer a layer

La regola ” vertical reference plane change” considera le istanze di passaggio del segnale da un layer all’altro. Mentre cambiare i piani è una pratica di progettazione comune, per adattarsi all’attuale densità del layout dei PCB, occorre prestare attenzione per ridurre il rischio di radiazioni in modalità comune. Frequentemente, i condensatori o le stich vias sono posizionati per consentire il percorso di ritorno della corrente continua. Questa regola determina se tali condizioni sono soddisfatte. Il progettista esegue la regola nell’elenco degli oggetti GPIO precedentemente definito, per specificare i vincoli per i cambiamenti di piano. Se ci fossero violazioni, ulteriori indagini potrebbero mostrare che si verificano su diversi pin della testata del dispositivo. La necessità di affrontare tali violazioni dipenderebbe dal tipo di utilizzo delle testate e dallo scopo di tali pin.

Il timing nelle net ad alta velocità

La regola successiva che il designer esegue è “delay and links matching”. Il timing nelle net ad alta velocità è estremamente importante, per una corretta funzionalità, specialmente nelle net DDR. Se i segnali DDR non raggiungono la loro destinazione con vincoli di timing adeguati, la memoria non funzionerà correttamente. I problemi di timing si verificano per una moltitudine di ragioni, tra cui il ritardo di propagazione della linea di trasmissione a causa dello stack-up del layer, delle proprietà dielettriche e del routing della traccia. Poiché i problemi di ritardo sono spesso dovuti a proprietà fisiche uniche di un PCB, è un parametro importante che il progettista deve prendere in considerazione. Poiché le net DDR sono spesso soggette a ritardi, il progettista crea un altro elenco di oggetti contenente le net DDR.

Una delle funzionalità più potenti di HyperLynx DRC è il calcolo automatico dei valori necessari dalle informazioni dello stack-up dei layer. In caso di violazioni, all’interno di PADS Professional vengono visualizzate esattamente le net interessate, evidenziate in rosso, e la net di riferimento evidenziata in verde.

Signal e Power Integrity

HyperLynx DRC ha regole avanzate che aiutano a identificare possibili problemi di integrità di segnale (SI) e di alimentazione (PI). In un progetto DDR che utilizza la topologia fly-by, la lunghezza di stub è importante per la corretta funzionalità.

  • La regola ‘Fly-by Topology’ verifica che le reti con topologia fly-by siano progettate con vincoli appropriati. Un aspetto al quale porre attenzione è il coupling del crosstalk, perché può causare gravi errori di timing e funzionalità ed è molto difficile da diagnosticare manualmente su un PCB realizzato. La regola della topologia fly-by aiuta il progettista a identificare il crosstalk indesiderato su net sensibili.
  • La regola “Signal Supply” verifica le discontinuità tra i piani di alimentazione di componenti integrati e il piano di riferimento delle net collegate. Questi tipi di violazione possono portare a radiazioni potenzialmente forti e causare guasti EMI (interferenza elettromagnetica).
  • La regola ‘Power Ground Width’ controlla le strettoie delle tracce sulle net di massa. Se le tracce di alimentazione e di massa non sono sufficientemente ampie, la corrente risultante può essere insufficiente. Ciò può portare a una serie di problemi, che includono un’alimentazione inadeguata dei componenti e una produzione di calore non necessaria.
  • La regola ‘Filter Placement’ verifica la presenza di filtri nelle immediate vicinanze dei pin dei connettori. I filtri sono necessari per sopprimere il rumore che potrebbe essere presente su un connettore per proteggere i segnali sensibili e prevenire le radiazioni. L’assenza o il disallineamento dei filtri sui connettori può causare gravi problemi EMI.
  • La regola “Return Path” garantisce che i segnali testati abbiano un percorso di ritorno di impedenza sufficientemente basso. L’aderenza a questo tipo di regola è importante, in particolare con l’aumento dei requisiti di progettazione dei circuiti ad alta velocità di oggi e con la riduzione delle dimensioni del PCB. Nel caso in cui la corrente di ritorno su una traccia non scorresse correttamente sotto il conduttore, potrebbe prendere un percorso non intenzionale attraverso altre aree del circuito, causando probabilmente problemi di interferenza elettromagnetica.

In PADS Professional, il progettista può visualizzare tutte le regole che sono state eseguite nella finestra Analysis Control. Le violazioni specifiche sono descritte in modo più dettagliato nella finestra Hazards. Se il progettista decide di ignorare un pericolo, può accettarlo, scegliendo il segno di spunta. C’è anche la possibilità di scrivere commenti sui rischi accettati, per tenere facilmente traccia delle decisioni di progettazione. Il progettista può quindi segnalare tutte le violazioni in un file di testo facendo clic sull’icona “Segnala tutti i pericoli”.

HyperLynx DRC in PADS Professional

La finestra Analysis Control di HyperLynx DRC in PADS Professional

Successo al primo colpo con HyperLynx DRC

In conclusione, con PADS Professional e HyperLynx DRC il progettista può avere la garanzia che il proprio progetto funzionerà al primo passaggio, tramite l’individuazione di errori altrimenti difficili da diagnosticare. Con tali strumenti, si evita di sprecare tempo e risorse in costosi guasti della scheda e re-spin del design. Garantire che il PCB rispetti tutte le aspettative sulle regole elettriche avanzate è il presupposto per il successo del primo passaggio di progettazione.

Accelerare i tempi di progettazione con il Design Rule Checking (DRC)

Guarda ora il webinar on demand

webinar sul Design Rule Checking (DRC)

Nel PCB Design, è frequente che si presentino dei difetti di progettazione comuni, spesso difficili da individuare, che degradano le prestazioni generali del progetto e provocano guasti irreversibili sul campo. Ma grazie al Design Rule Checking (DRC) è possibile verificare l’integrità del progetto, sia dal punto di vista logico che fisico.

In questo webinar, illustreremo le caratteristiche di HyperLynx DRC per PADS Professional, un sistema di controllo personalizzabile, basato su regole elettriche per PCB layout e l’IC Design.

Leggi tutto...
CadlogPCB Design, cos’è Design Rule Checking (DRC), con un esempio pratico di applicazione

PCB Design: Xpedition e PADS Professional ottengono la conformità ISO 26262 per la Sicurezza Funzionale nell’automotive

on 4 Dicembre 2018

I due software per il PCB Design di Mentor SiemensXpedition e PADS Professional – hanno ottenuto la conformità alla norma ISO 26262 per la Sicurezza Funzionale nel settore automotive, insieme a Valor NPI e HyperLynx, gli altri tool della famiglia di prodotti per la gestione del flusso di progettazione del circuito stampato. I flussi di Xpedition e PADS Professional sono stati valutati da TÜV SÜD, un’agenzia internazionale di accreditamento.

Cos’è lo standard ISO 26262

Lo standard ISO 26262 regolamenta la Sicurezza Funzionale nel settore automotive. In particolare, ISO 26262 regolamenta sia l’utilizzo e la Sicurezza Funzionale di sistemi elettrici ed elettronici nei veicoli a motore, sia l’attività dei fornitori di prodotti generici, come componenti hardware e software o strumenti di sviluppo impiegati nell’industria automobilistica.

ISO 26262 stabilisce requisiti precisi per processi, metodologie e strumenti utilizzati in fase di sviluppo, così come le funzioni di sicurezza dei sistemi. Lo standard intende rispondere al crescente livello di complessità dei sistemi di sicurezza elettrici ed elettronici installati a bordo delle autovetture.

I costruttori di veicoli devono integrare i requisiti relativi alla Sicurezza Funzionale fin dalle prime fasi del processo di sviluppo, garantendo la sicurezza funzionale dalla progettazione fino alla fine del ciclo operativo. Dunque gli strumenti software utilizzati per la progettazione sono determinanti ai fini del raggiungimento dei requisiti di Sicurezza Funzionale.

Cos’è la Sicurezza Funzionale

I requisiti di Sicurezza Funzionale interessano tutte le fasi di sviluppo del prodotto automotive, dalle specifiche alla progettazione, all’implementazione, integrazione, verifica, validazione e rilascio del prodotto stesso. ISO 26262, in particolare, è un adattamento dello standard di Sicurezza Funzionale IEC 61508 per i sistemi elettrici ed elettronici nel settore automotive. IEC 61508 stabilisce le caratteristiche dei sistemi relativi alla sicurezza in qualsiasi settore industriale. IEC 61508 definisce essenzialmente due cose:

  • i contenuti del Sistema Qualità Aziendale rispetto alla Sicurezza Funzionale dei prodotti (FSMS: Functional Safety Management System);
  • i metodi per la determinazione del PFD (Probability of Failure on Demand) o PFH (Probability of Failure per Hour), ovvero del SIL (Safety Integrity Level), cioè la definizione dell’affidabilità di componenti, apparecchiature e sistemi utilizzati in applicazioni di sicurezza.

I sistemi di sicurezza considerati tipicamente sono i sensori e i trasduttori, i “Logic Solver” (che stabiliscono se un elemento può essere attivato per rendere il sistema sicuro quando si presenta la necessità), e gli elementi finali (attuatori / azionamenti della funzione di sicurezza).

La probabilità di insuccesso (PFD o PFH) rappresenta la probabilità che un dispositivo o sistema non sia in grado di fornire la funzione di sicurezza richiesta. La probabilità è indicata con un livello di SIL (Safety Integrity Level), secondo una scala in numeri interi che va da 1 a 4.

Cosa significa per i progettisti di PCB in ambito automotive

È chiaro che la sicurezza rappresenta un elemento chiave nella progettazione di prodotti in ambito automotive, interessando tutti i componenti di veicolo. L’elettronica, che ormai gestisce qualsiasi aspetto funzionale nel veicolo, ricopre dunque un ruolo centrale.

Adesso i progettisti elettronici che utilizzano uno dei tool interessati alla certificazione, possono essere certi di operare nell’ambito di un approccio che garantisce la Sicurezza Funzionale. I flussi Xpedition e PADS Professional sono certificati per garantire un livello di affidabilità 1 (TLC-1) nella scala da ASIL A a ASIL D. Tale certificazione interessa la progettazione, la validazione e la verifica dello schematico, il PCB layout, la signal intyegrity, la power integrity, l’analisi termica, la new product introduction (NPI). Dunque anche tramite l’uso di tool come HyperLynx e Valor NPI.

“Il raggiungimento della conformità ISO 26262 per i nostri Xpedition e PADS Professional, compresi i tool di supporto, consente ai nostri clienti di progettare sistemi elettronici per l’automotive con la massima fiducia nella conformità alla Sicurezza Funzionale”, ha detto A.J. Incorvaia, Vice President di Mentor EDA Electronic Board Systems. “Il risultato è che il nostro portfolio di sistemi per la progattazione consentirà ai nostri clienti di ottenere il successo nello sviluppo di prodotti automotive affidabili e al tempo stesso innovativi”.

Scarica il libro bianco sulla progettazione elettronica nell’automotive con sintesi in italiano:

Le sfide ingegneristiche delle auto a guida autonoma e come superarle

Le auto a guida autonoma presentano delle sfide ingegneristiche riguardanti i vari e molteplici sensori, un complesso impianto elettrico, elevati requisiti di sicurezza… Ecco come affrontarle con successo.

Con sintesi in italiano.

Leggi tutto...
CadlogPCB Design: Xpedition e PADS Professional ottengono la conformità ISO 26262 per la Sicurezza Funzionale nell’automotive

Analisi di integrità del segnale per i progetti a bassa potenza

on 21 Giugno 2018

Oggi, la maggior parte dei prodotti elettronici moderni richiede un design a bassa potenza in modo da conservare la carica della batteria. È per questo che le reti hanno bisogno di funzionare su tensioni molto basse e devono, inoltre, elaborare i dati più velocemente. Per renderlo possibile, aumentano la edge rate e la velocità dei clock, il cui rende i progetti più suscettibili alla diafonia da altre reti.

HyperLynx, il software di Mentor per l’analisi e la verifica dei PCB, include una funzionalità, riguardante l’integrità del segnale batch, per il controllo delle reti -che possono essere centinaia, anche nel caso di progetti di PCB semplici- in termini di diafonia e terminazioni.

Non è necessario simulare ogni singola rete del progetto, ma quelle critiche. Allora, come esse vengono individuate? Bisogna prendere in considerazione una caratteristica della rete: la edge rate rispetto alla lunghezza della traccia.

Per giudicare la criticità di una rete bisogna controllare le caratteristiche dei pin del dispositivo sul datasheet, dove si trovano le informazioni riguardanti l’oscillazione di tensione, la velocità di variazione, il tempo di commutazione, l’impedenza di ingresso ed altro ancora. A questo punto, c’è da confrontare questi dati con la lunghezza delle tracce. Questa procedura può diventare complicata, per cui è consigliabile avere il supporto che garantisce uno strumento come HyperLynx SI. Questo software consente di creare semplici modelli dei dispositivi, basati su schede tecniche, per poi simulare reti ed essere in grado di determinare se ci siano problemi basati su quelle tracce e caratteristiche del dispositivo. HyperLynx SI può anche utilizzare le informazioni fornite dai modelli IBIS per aiutare a individuare le reti critiche. Lo strumento di Mentor riporta la lunghezza ed il ritardo sulle reti dopo aver letto le informazioni IBIS dai modelli, consentendo di determinare quali reti conviene simulare.

La teoria della linea di trasmissione è l’altra metà dell’equazione per poter giudicare la criticità delle reti. La lunghezza critica confronta il ritardo sulla traccia con la edge rate del segnale per determinare se ci saranno problemi di qualità con quel segnale. Indipendentemente dalla frazione della edge rate scelta, è importante ricordare che il ritardo sulla traccia e la edge rate sono strettamente legati alla qualità del segnale.

Anche l’impedenza è da prendere in considerazione, poiché l’impedenza delle tracce impatta sulla qualità del segnale. Una volta che le linee di trasmissione superano la lunghezza critica, l’impedenza diventa importante, perché può causare riflessioni e distorcere la qualità del segnale. L’impedenza comprende le proprietà capacitive e induttive della traccia; il progettista di PCB, dunque, può controllare l’impedenza delle tracce usando i seguenti elementi dello stack up: lo spessore dielettrico, la costante dielettrica, lo spessore del rame (anche se questo non è uno dei parametri primari per il controllo dell’impedenza) e la larghezza della traccia: con l’aumento della larghezza della traccia, l’impedenza diminuisce; mentre che se la larghezza diminuisce, l’impedenza aumenta.

La suite HyperLynx offre gli strumenti per pianificare lo stack up in modo da ottenere il risultato giusto riguardante l’impedenza, così come l’integrità del segnale in generale.

Scarica il libro bianco

I fondamenti per l’analisi dell’integrità del segnale

Le basi dell’analisi dell’integrità del segnale: reti critiche, linee di trasmissione, edge rate e impedenza.

Leggi tutto...
Carlota HerreroAnalisi di integrità del segnale per i progetti a bassa potenza

DRC nel PCB design: arriva la versione free di HyperLynx DRC per il controllo delle regole di progetto

on 3 Aprile 2018

Mentor Graphics dà oggi la possibilità di poter scaricare gratuitamente, nell’ambito PCB design, HyperLynx DRC versione Free, al fine di poter sperimentare le sue funzioni e risparmiare tempo per sfogliare il manuale.

Con otto controlli di regole di progettazione standard, l’HyperLynx DRC Free Edition consente di individuare facilmente dei punti sulla scheda che possono causare problemi con l’integrità del segnale (SI), integrità dell’alimentazione (PI), e interferenze elettromagnetiche e conformità (EMI / EMC). I motori integrati per il calcolo geometrico, la ricerca del percorso e l’estrazione della topologia di rete, insieme a un risolutore di campi 2D, forniscono risultati rapidi e precisi senza la necessità di preparare modelli di dispositivo.

HyperLynx DRC fornisce una verifica rapida e completa a tutti i PCB designer , ingegneri hardware ed esperti SI (System Integrity), PI (Power Integrity), EMC (Electro Magnetic Compatibility) utilizzando il metodo iterativo per identificare le non conformità di progettazione ed eliminando l’ispezione manuale nel ciclo PCB.

HyperLynx DRC è disponibile in cinque versioni:

  • Free: si può scaricare gratuitamente con licenza di un anno ed ha 8 regole.
  • Gold: 22 regole SI, PI e EMI / EMC, comprese le verifiche crosstalk e stub per i controlli SI convenzionali, un controllo topologia fly-by per DDR3/ 4 e un controllo ordine PI dei condensatori di disaccoppiamento.
  • PE: con 23 regole, identifica rapidamente i problemi di interferenza elettromagnetica (EMI) e di integrità del segnale (SI) con otto controlli integrati. Ha un controllo efficiente delle regole di progettazione mediante un motore geometrico avanzato.
  • Standard: 32 regole, include una documentazione approfondita degli standard di codifica AOM e DRC, supporto VBScript e JavaScript, ambiente di scrittura e debug di script, creazione di regole con ampia personalizzazione
  • Developer: consigliato per aziende medio-grandi, con 40 regole, include la possibilità di scrivere DRC personalizzati, il supporto per VBScript e JavaScript e un ambiente di debug degli script integrato

Perché HyperLynx DRC Free Edition

HyperLynx DRC Free Edition è progettato per un accesso rapido e semplice ai dati di progettazione. La procedura guidata di installazione integrata contiene elementi come l’assegnazione del modello elettrico, i componenti discreti e la definizione del connettore e della rete di alimentazione / messa a terra.

L’ambito dei controlli può essere definito con un elenco specifico di oggetti di progetto (ad es. Reti di alimentazione, condensatori) chiamati Object List. Con un sofisticato sistema di filtraggio, è possibile generare automaticamente una lista di oggetti specifica con nomi, valori di componenti, numeri di parte o qualsiasi altra proprietà.
Inoltre, i parametri associati a ciascuna regola possono essere modificati in base a linee guida tecnologiche e / o aziendali.

Una volta eseguito HyperLynx DRC, viene generato un report di errore ed è possibile selezionare gli errori dall’elenco delle violazioni per la visualizzazione. Inoltre, i report Sharelist (contenenti l’immagine, i dettagli delle violazioni e le coordinate) possono essere generati in HTML per una revisione più ampia.

Alcuni vantaggi per questa opzione:

  • Sottoscrizione annuale gratuita
  • Facile configurazione e navigazione
  • Supporto per tutti i formati di layout PCB
  • Rapporto errore HTML generato automaticamente
  • Otto controlli di progettazione incorporati per SI, EMI / EMC e PI
  • Motore geometrico avanzato per un controllo delle regole di progettazione potente ed efficiente
  • I parametri delle regole possono essere modificati in base alla tecnologia o alle linee guida aziendali

Scarica ora HyperLynx DRC Free

Leggi tutto...
CadlogDRC nel PCB design: arriva la versione free di HyperLynx DRC per il controllo delle regole di progetto

Tutte le caratteristiche tecniche del progetto di PCB che ha vinto l’ultimo Technology Leadership Award

on 20 Dicembre 2017

Altice LabsLa portoghese Altice Labs si è aggiudicata l’ultimo Technology Leadership Award, il più prestigioso premio nel PCB Design, che Mentor attribuisce ai progettisti più bravi nel trovare metodi e strumenti innovativi per rispondere alla sfida della complessità odierna del PCB, per ricavare prodotti elettronici leader.

Si tratta di una switching matrix card in grado di indirizzare 1.6Tbps su un sistema con 10 slot interconnessi con collegamenti a 25Gbs, tramite un backplane per diverse tecnologie: Gigabit ethernet, G-PON, XG-PON, NG-PON2, fiber-to-the-home (FTTH), fiber-to-the-building (FTTB), fiber-to-the-curb (FTTC), fiber-to-the-cell (FTTc), and fiber-to-the-business (FTTb).

Caratteristiche del progetto

La scheda ha caratteristiche uniche, perché non esiste al mondo una soluzione che utilizzi due gestori del traffico su una stessa scheda in così poco spazio. Per farsi un’idea, le demo board dei produttori di chip usano solo un IC nel doppio dell’area del PCB, con lo stesso numero di layer. Ci sono più di 20 alimentatori diversi, che sono stati suddivisi in ulteriori 100. Tutto ciò andava sbrogliato con i piani e in layer specifici. Il tempo richiesto per il completamento era di 3 mesi, dallo schematico al PCB assemblato.

La scheda doveva funzionare e passare i test al primo tentativo, ma c’erano molti vincoli, come ad esempio l’uso di materiali a basso costo e dunque alta perdita dielettrica, una scheda da 28 layer, massimo consumo consentito per gli IC 350W. La RAM DDR4 richiede comunque un consumo minore rispetto alla DDR3. Per ulteriori dettagli, si veda la scheda tecnica.

Sfide progettuali

Sono state eseguite le seguenti verifiche del progetto: signal integrity analysis, power integrity analysis, analisi termica, digital simulation, environmental / EMC testing, analisi delle vibrazioni.

La simulazione delle 32 memorie DDR4 ha tenuto conto della lunghezza dei package, consentendo ai progettisti di effettuare rapidi cambiamenti nella sbrogliatura ed essere sicurii che avrebbero funzionato al primo tentativo a velocità molto alte.

La scheda ha bisogno di 200A solo per il core in 2 BGA, più gli altri chip, rendendo ardua la progettazione, se si considerano le restrizioni di alimentazione dell’intero sistema. La DDR4 è stata scelta rispetto alla DDR3 proprio per il minor consumo energetico. Con tutta quella potenza c’è una perdita di tensione nei piani che ha richiesto di essere controllata.

Inoltre la scheda emetteva più di 300W di calore, richiedendo la collocazione di una ventola per dissipare il calore dei chip, specie nei casi in cui la temperatura ambiente sia superiore a 35°C.

Tool utilizzati

Per quanto riguarda i tool software, il team ha fatto ricorso al flusso Xpedition, nell’ambito del quale sono stati utilizzati anche: Hyperlynx SI, Flotherm XT, Design Capture, Autocad, Inventor.

Il team era composto da: Alfonso F. (Schematic Design); Carlos Monica (Layout); Victor Soares (creazione dei component e gestione DDR); Luiz Tavares (simulazione meccanica e termica).

Scheda tecnica del progetto

Inserendo il solo indirizzo email nel campo qui a fianco, è possibile scaricare la scheda tecnica dettagliata del progetto.

Layout del PCB

(fare click per ingrandire)

Chiedi informazioni:

Leggi tutto...
CadlogTutte le caratteristiche tecniche del progetto di PCB che ha vinto l’ultimo Technology Leadership Award

DDR SDRAM, come mantenere il controllo col crescere delle prestazioni

on 5 Luglio 2017

Le DDR SDRAM sono alla base delle prestazioni più avanzate dei dispositivi di cui ci serviamo oggi, dagli smartphone ai computer, dalle console dei videogiochi ai server. Senza questi componenti elettronici così importanti, la nostra vita quotidiana sarebbe molto diversa. Ad ogni nuova generazione di DDR, crescono i vantaggi, grazie alla maggiore velocità e capacità e al minor consumo di energia. Il fenomeno è ben descritto nel libro bianco “The Design Advantages and Signal Integrity Challenges of DDR SDRAM”, scaricabile da questa pagina.

Cos’è la DDR SDRAM

Piedinatura delle diverse memorie DDR a confronto

DDR SDRAM è un acronimo che sta per Double Data Rate Synchronous Dynamic Random Access Memory (“memoria dinamica ad accesso casuale sincrona a doppia velocità”), per indicare un tipo di memoria RAM. La DDR SDRAM ha una larghezza di banda maggiore rispetto alla normale SDRAM, dal momento che trasmette i dati sia sul fronte di salita che sul fronte di discesa del ciclo di clock. In tal modo raddoppia la velocità di trasferimento, senza aumentare la frequenza del bus di memoria. Quindi un sistema DDR ha un clock effettivo doppio, rispetto a quello di uno basato su SDRAM standard.

Nel corso del tempo si sono succedute più generazioni di memoria SDRAM. Nel 2003 è arrivata la DDR2 SDRAM, caratterizzata da una maggiore velocità nel trasferire dati da e verso l’unità centrale di calcolo. Nel 2007 è stato il turno della DDR3, con una velocità di trasferimento tra gli 800 Mbit/s e i 1.600 Mbit/s e oltre. Successivamente è arrivata la DDR4, ma è incompatibile con le precedenti specifiche per la RAM, a causa delle diverse tensioni elettriche, dell’interfaccia fisica e di altri fattori.

Affrontare i problemi di Signal Integrity (SI)

La DDR3 usa una topologia “fly-by”, il che significa che l’Address/Command/Control e il Clock sono interconnessi in serie (“daisy-chain”) da un componente DRAM al successivo. Ciò comporta nuove sfide per i progettisti in termini di integrità di segnale (SI), soprattutto per ciò che riguarda le strategie di terminazione, le velocità di trasmissione (bit rates) più alte e timing skew.

Si tratta di relazioni legate al tempo difficili da analizzare. Per identificare e risolvere i guasti dei dispositivi DDR in generale, o per risolvere in modo specifico complicate relazioni di timing, i progettisti dovrebbero risalire in modo puntuale alle cause, il che rappresentebbe un compito molto oneroso.

Una chiave di soluzione possibile è rappresentata da PADS HyperLynx DDR, che consente ai progettisti di simulare e analizzare circuiti DDR complessi direttamente col proprio PC, per garantirsi un prodotto ottimizzato. Il tool PADS HyperLynx DDR, opzione delle suites PADS, è in grado di analizzare le problematiche nei progetti con SDRAM DDR1, 2 e 3. Quando nel dispositivo è inclusa una DDR4 è necessario ricorrere al DDRx Wizard di HyperLynx SI.

Scarica il white paper:

DDR SDRAM – Design Advantages and Signal Integrity Challenges

Il libro bianco di Mentor Graphics affronta i diversi fattori che hanno un impatto sulla Signal Integrity nei progetti di dispositivi con DDR SDRAM e i metodi per gestirli in modo efficace.

Leggi tutto...
CadlogDDR SDRAM, come mantenere il controllo col crescere delle prestazioni

Analisi della Signal Integrity e Power Integrity: cosa rende imbattibile la tecnologia di HyperLynx

on 30 Maggio 2017

Alzi la mano chi può fare a meno dell’analisi della Signal Integrity e della Power Integrity. Dobbiamo ammetterlo: ormai sono componenti fondamentali della progettazione elettronica, ma di solito non sono così alla portata di mano del progettista. Però non si sfugge: chi progetta in digitale deve fare il salto di qualità, per essere in grado di affrontare complessità paragonabili a quelle in ambito RF o microonde. I progettisti oggi devono imparare nuove tecnologie, come ad esempio il COM (channel operating margin), la PAM4 (pulse amplitude modulation con 4 stati) o le RAM di tipo HMC (hybrid memory cube). Sono tecnologie che padroneggiate bene? Siate sinceri con voi stessi!

Per consentire ai progettisti elettronici di affrontare queste sfide, HyperLynx SI/PI integra in un unico ambiente l’analisi della Signal e della Power Integrity, il 3D-electromagnetic solving e un controllo rapido DRC. Con un insieme così completo di tecnologie per l’analisi, i progettisti possono progettare qualsiasi tipo di circuito stampato digitale ad alta velocità.

Un unico ambente integrato per SI, PI, 3D e DRC

La disponibilità, in un’unica interfaccia grafica, dei diversi strumenti che servono, semplifica notevolmente il lavoro. I vari progetti che un professionista o un’azienda deve affrontare sono di tipo eterogeneo per dimensioni, numero di layer, densità, velocità del segnale e molti altri fattori. La risposta tipica è quella di dotarsi di vari tool, che anche quando vengono dallo stesso produttore, richiedono che si cambi applicazione e ci si ritrovi a lavorare in un ambiente diverso, passando ad esempio dalla Signal alla Power Integrity o al 3D.

All’interno di HyperLynx l’esperienza d’uso è molto diversa. Può capitare di passare da un tipo di analisi ad uno molto diverso in pochi minuti. Il risultato è efficace perché il compito viene svolto da motori di simulazione e algoritmi che sono sufficientemente potenti. Ne risulta una modellazione in grande dettaglio del crosstalk, mentre le net che “aggrediscono” possono essere individuate molto velocemente anche nei database più ampi.

Un esempio calzante delle possibilità offerte da questo tipo di approccio è dato dalla tecnologia SERDES, la quale ha incrementato enormemente le frequenze adottate in ambito digitale. Per gestire questo tipo di sfida, HyperLynx è dotato di solver elettromagnetici (EM) avanzati, che includono il 3D full-wave. La figura che segue mostra gli effetti dell’aumento dei dati e delle frequenze in un canale SERDES reale.

Un altro esempio di come questo prodigioso tool sia facile da utilizzare è mostrato nell’immagine che segue, tratta dal Wizard di WyperLynx per l’analisi DDRx. Il wizard “intervista” l’utente su un’interfaccia DDRx. Una volta che ha ricevuto le informazioni, il Wizard stesso lancia migliaia di simulazioni, effettua tutte le misurazioni del timing e della Signal Integrity, registra le forme d’onda dettagliate, e infine presenta i risultati pass/fail per l’intera interfaccia.

A proposito di presentazione dei risultati, un’altra caratteristica che rende HyperLynx unico è il suo sistema di reportistica, che semplifica notevolmente la documentazione di progetto. Un esempio è riportato nella figura che segue.

Ciò che per nostra esperienza viene apprezzato di più dagli utenti HyperLynx è la sua capacità di identificare proattivamente le porzioni di un progetto che hanno più bisogno di un’analisi dettagliata, che viene poi svolta in modo estremamente rapido. Ciò è possibile grazie all’integrazione del potente motore DRC di HyperLynx direttamente all’interno dell’ambiente SI/PI.

In conclusione, l’idea che molti hanno ancora di HyperLynx come di uno strumento per una “facile e veloce SI” devono ricredersi e constatare quanto il prodotto si sia evoluto negli anni. HyperLynx oggi offre un ricco set di capacità ad alte prestazioni in un unico ambiente integrato, in grado di soddisfare tutte le esigenze in tema di Signal Integrity, Power Integrity, SERDES e analisi elettromagnetica 3D.

Per saperne di più consigliamo di scaricare il white paper di Mentor, ricco di esempi su questo argomento.

Scarica ora l’ebook:

An Introduction to HyperLynx SI/PI Technology

Grazie a questo  libro bianco di Mentor è possibile conoscere le caratteristiche tecnologiche che rendono HyperLynx uno strumento unico per diversi tipi di analisi integrati in un unico ambiente.

Leggi tutto...
CadlogAnalisi della Signal Integrity e Power Integrity: cosa rende imbattibile la tecnologia di HyperLynx

Verifica del progetto PCB: perché è fondamentale il Signoff

on 7 Settembre 2016

La verifica del progetto PCB è un passaggio essenziale nell’industria elettronica contemporanea. Quasi tutti i progetti elettronici presentano dei problemi già al momento del loro completamento. Individuarli rappresenta una delle sfide più importanti per i progettisti. Anche effettuando la simulazione, alla fine di un progetto elettronico è necessario porsi alcune domande, come ad esempio:

  • Tutte le net sono state simulate?
  • Come sono stati analizzati gli effetti delle interferenze elettromagnetiche (EMI)?
  • Viene analizzata la power distribution network (PDN)?

La risposta più esaustiva si ottiene tramite il Signoff, un processo di verifica del progetto PCB che deve essere completato prima del rilascio in produzione. Il termine “Signoff” è stato usato per molti anni nell’ambito della progettazione di circuiti integrati (IC), dove è indispensabile un processo che assicuri che tutti i controlli siano stati completati e che il progetto stesso non richieda un re-spin. Col crescere della complessità e la sofisticazione dei circuiti stampati (PCB) , e col decrescere della tolleranza rispetto ai ritardi di consegna, un processo di Signoff sta diventando critico anche per il successo di un progetto PCB.

L’importanza del Signoff per la verifica del progetto PCB

Oggi nella progettazione di schede elettroniche, i segnali ad alta frequenza tendono a creare problemi su tutta la scheda. Un processo di Signoff migliorato si rende necessario per rimuovere i colli di bottiglia e per assicurare che tutte le problematiche critiche siano state controllate, adottando metodi completi e ripetibili. Il Signoff consente inoltre una copertura delle analisi più alta, che interessa una percentuale maggiore di nets e dettagli che non possono essere simulati.

L’ideale sarebbe usufruire delle competenze di esperti di Signal Integrity (SI ) e compatibilità elettromagnetica (EMC) in modo tale che le regole possano essere scritte per coprire l’intero progetto , controllando tutte le net nel modo che adotterebbe l’esperto, se avesse tempo. In tal modo, i progettisti PCB e hardware potrebbero partecipare più efficacemente al processo di verifica e di Signoff.

Mentor Graphics offre la soluzione completa per il Signoff, con tutti i controlli necessari, integrati in un unico ambiente di progettazione:

  • Validazione Regole di Layout (DRC)
    • Minimizzare le problematiche SI/PI/EMI in fase iniziale, accelerando il ciclo di progetto
  • Compatibilità Elettromagnetica (DRC)
    • Il prodotto non deve irradiare eccessivamente o essere troppo sensibile alle radiazioni esterne
  • Signal Integrity
    • Controllo segnali ad alta velocità (HyperLynx GHz, 3DEM, DRC)
    • Controllo memorie (DDR Wizard)
  • Power Integrity (HyperLynx PI, DRC)
    • La PDN deve distribuire efficientemente la potenza richiesta
  • Producibilità (Valor)
    • Il prodotto può essere costruito con un’alta resa
  • Conformità Termica
  • Analisi termica statica di massima (HyperLynx Thermal)
  • Analisi termica dettagliata, includendo elementi esterni (FloTHERM)

In cosa consiste il Signoff

Esempi di richieste di Signoff elettronico possono essere: qualità del segnale (Overshoot, risonanze, segnali monotonici); timing (specifiche timing DDR, tempi di transizione per misure di timing); power (densità di corrente, correnti nei vias, impedenza di disaccoppiamento); termica (stima delle temperature massime); collegamenti seriali ad alta velocità (bit error rate); Electrical Rules Checking (EMI, crosstalk, ecc.).

Con HyperLynx Generic Batch Simulation è possibile analizzare un ampio numero di net su una scheda. Il tool è in grado di analizzare tutte le net ad alta velocità, fornendo un report completo su foglio elettronico con la qualità del segnale e del timing, che include ritardi, overshoot statici e dinamici, risonanze, crosstalk, monotonicità, tenendo conto di effettivi e margini.

L’analisi di timing è sempre parte della verifica di una scheda elettronica. L’impiego dell’analisi batch generica per calcolare i tempi di transizione genera un output IEEE SDF (format standard delay), utilizzabile in un tool di analisi del timing o in un foglio di calcolo. Il modulo DDR Wizard fornisce inoltre un’analisi completa delle DDR, che include il timing.

HyperLynx DC Drop

I piani di alimentazione devono essere in grado di fornire corrente sufficiente per mantenere la tensione necessaria in ogni pin di alimentazione di ciascun circuito integrato. HyperLynx DC drop calcola la caduta di tensione in ogni punto del piano, visualizza le correnti massime e la caduta di tensione ed elenca il tutto in uscita su un foglio elettronico.

Il tool calcola anche l’impedenza tra i piani e i pin di alimentazione degli IC, laddove c’è la necessità di una bassa impedenza per evitare che la corrente di transizione crei tensione di rumore. L’analisi del rumore fornisce la vista della sua propagazione attraverso i piani, nel dominio del tempo.

L’analisi termica

L’affidabilità termica è un altro requisito comune che sta diventando sempre più importante con il rimpicciolirsi dei dispositivi elettronici e il conseguente aumento della densità. HyperLynx Thermal è in grado di fornire una rapida valutazione del profilo termico della scheda, con la verifica della conformità prima del rilascio ai meccanici. Inoltre, con FloTHERM, è possibile effettuare un’analisi termica avanzata.

Le interfacce Serial Bus, come ad esempio PCI Express, oggi sono comuni in molti progetti di PCB. C’è tipicamente la necessità di adeguarsi a determinati bit-error-rates, che determinano la conformità quale criterio di Signoff. Qui è necessario adottare tecniche di analisi avanzate, come la modellazione 3D su tutti i vias, l’impiego dei modelli IBIS-AMI per driver e receiver, l’impiego dei modelli S-Parameters per connettori e modelli package.

HyperLynx DRC

HyperLynx DRC (Design Rule Checks) è il pilastro della validazione automatica e del Signoff. HyperLinx DRC automatizza i controlli di progetto, eliminando gli errori causati dall’ispezione manuale, riducendo così a poche ore i giorni normalmente necessari per i controlli manuali. Include inoltre regole predefinite che consentono controlli di progetto per EMI, SI, PI su elementi non facilmente o velocemente simulabili. C’è la possibilità di personalizzazione delle regole, che permettono un facile accesso agli oggetti nel database tramite l’automazione, calcoli geometrici avanzati e un ambiente per la scrittura e il debug degli script.

HyperLynx DRC accelera il processo di Signoff, riducendo il tempo di realizzazione complessiva del progetto. È un tool integrato, facile da usare, che consente di coinvolgere un’ampia gamma di utenti. HyperLynx DRC consente di individuare problemi che la simulazione non riesce ad identificare e di ridurre il tipico collo di bottiglia rappresentato dagli specialisti SI/PI/EMC. Oltre a ridurre i costi dei controlli manuali, riduce quelli legati al numero di prototipazioni, ai ritardi sulle programmazioni e ai guasti sul campo.

HyperLynx DRC è in grado di identificare tutti i difetti potenziali che richiedono analisi e/o simulazioni dettagliate e che potrebbero essere localizzati in qualsiasi punto della scheda.

Lo schema che segue rappresenta il processo di Signoff elettrico guidato da DRC ottimale.

signoff eelettronico guidato da drcHyperLynx DRC viene fornito con 23 controlli predefiniti, i cui parametri sono personalizzabili e che sono adattabili a qualsiasi progetto. Tali parametri sono organizzati in gruppi EMI (ad esempio tracce che attraversano splits, cambio piano di riferimento, nets vicine ai margini del piano, accoppiamento con nets I/O), SI (esempi: nets troppo lunghe (rischio SI), controllo terminazione, cambio impedenza su net) e PI (esempi: larghezza Nets Power, prossimità condensatori di disaccoppiamento).

Effettuati i vari tipi di controlli SI, PI e DRC tramite HyperLynx, è possibile validare la propria lista di controllo per il Signoff e verificare che siano stati rispettati tutti i requisiti richiesti e che il progetto sia conforme. La tabella che segue rappresenta un esempio concreto di Signoff elettronico.

signoff elettronico checklist

Leggi tutto...
Ivano TognettiVerifica del progetto PCB: perché è fondamentale il Signoff

Analisi dei segnali: la novità PADS per i PCB con RAM DDR

on 21 Luglio 2016

La recente introduzione di due moduli per l’analisi dei segnali ad alta velocità, all’interno della PADS Product Creation Platform, dimostra come quest’ultima si proponga quale piattaforma più completa tra i software per la progettazione di schede elettroniche. Dopo PADS HyperLynx DRC, per il controllo delle regole di progetto, ecco infatti che arriva PADS HyperLynx DDR, specializzato nell’individuazione di problematiche di signal integrity e di timing nelle schede con RAM DDR, che nella progettazione odierna stanno assumendo un ruolo sempre più importante.

PADS HyperLynx DDR simula le connessioni alle memorie DDR in termini di impedenze, accoppiamenti e timing, per garantirne il corretto funzionamento. Grazie a questo tipo di analisi, è possibile ridurre fortemente la necessità di effettuare vari cicli di progettazione e di prototipazione.

Tra le caratteristiche più significative di PADS HyperLynx DDR c’è l’interfaccia basata su wizard, che facilita notevolmente l’analisi nei progetti con RAM DDR1, DDR2 e DDR3. La simulazione può essere effettuata con qualsiasi numero di dispositivi DRAM. Un report in formato HTML consente una lettura agevole di tutti i risultati in termini di timing e di signal integrity.

La recente aggiunta di questi moduli, che segue quella di PADS FloTHERM XT per l’analisi termica, conferma la chiara volontà di mettere a disposizione dei progettisti un ambiente unico di progettazione, per fare fronte a tutte le necessità di quello che può essere definito “ecosistema” del PCB Design. Ciò consente di coprire tutti gli aspetti della progettazione – dall’inizio alla fine – senza mai uscire dall’ambiente familiare all’interno del quale il progettista indipendente si trova abitualmente a lavorare.

Per chi desidera saperne di più sulla nuova PADS Product Creation Platform, abbiamo organizzato una serie di incontri in tutta Italia, molto “leggeri”, comprendenti una breve presentazione del prodotto nel tardo pomeriggio e poi un aperitivo con buffet per finire la giornata nel modo più sereno possibile. Li abbiamo chiamati PADS PCB Design Happy Hour.

Leggi tutto...
CadlogAnalisi dei segnali: la novità PADS per i PCB con RAM DDR

Design Rule Check per il PCB: arriva PADS HyperLynx DRC

on 13 Luglio 2016

La piattaforma PADS di Mentor Graphics si arricchisce di un nuovo modulo dedicato al controllo delle regole di progetto, o Design Rule Check (DRC). PADS Product Creation Platform da pochi giorni include anche il modulo PADS HyperLynx DRC, che basandosi sulla geometria, accelera il processo di electrical sign-off, effettuando controlli delle regole elettriche e identificando violazioni critiche per l’integrità del progetto. In questo modo si aggiunge un altro tassello importante alla “piattaforma PAD per la creazione del prodotto”, che si presenta come la soluzione omnicomprensiva per il progettista indipendente o per gli uffici tecnici di dimensioni medio-piccole.

La peculiarità di PADS HyperLynx DRC è che anziché effettuare controlli del PCB in modo tradizionale – come la spaziatura traccia per traccia oppure i margini tra le tracce e i bordi della scheda – comprende un insieme esaustivo di regole che identificano gli errori di layout che causano frequentemente problematiche di interferenze elettromagnetiche, signal integrity o power integrity.

PADS HyperLynx DRC comprende 23 controlli standard per elementi relativi a interferenze elettromagnetiche (EMI), Signal Integrity (SI) e Power Integrity (PI). Molti di questi controlli sarebbero difficilmente individuabili in altri modi, come ad esempio le tracce che attraversano differenti piani di alimentazioni, cambi di piani di riferimento, protezione delle tracce, numero eccessivo di vias.

La tabella che segue elenca i 23 controlli effettuati da HyperLynx DRC.

I 23 controlli sulle regole di progetto

EMI (interferenza elettromagn.)

  1. Edge Rate to Period
  2. Edge Shield
  3. Exposed Length
  4. Filter Placement
  5. ICs over Split
  6. IO Coupling
  7. Metal Island
  8. Net Crossing Gaps
  9. Net Near Plane Edge
  10. Vertical Reference Plane Change
  11. Via Stub Length

Signal Integrity

  1. Crosstalk Coupling
  2. Differential Impedance
  3. Differential Pair
  4. Edge Rate (Medium/High)
  5. Guard Trace
  6. Impedance
  7. Long Nets
  8. Long Stub
  9. Many Vias
  10. Termination Check

Power Integrity

  1. Decoupling Capacitor Placement
  2. Power/Ground Width

Se si riescono a identificare i problemi già nella fase di layout, è possibile individuare e correggere gli errori prima del rilascio della scheda. Le violazioni delle regole elettriche identificate tramite PADS HyperLynx DRC possono eventualmente costituire una guida in aree da investigare poi con strumenti più specifici per la SI, la PI o il 3D.

Facilità d’uso

PADS HyperLynx DRC è progettato per essere facile da utilizzare, specie grazie al Setup Wizard incluso nel software, che fornisce suggerimenti in merito ad aspetti come l’assegnazione dei modelli elettrici, la definizione dei connettori, la definizione delle net di alimentazione e di massa, la specifica dei componenti e la definizione delle net elettriche.

Cos’è il DRC, Design Rule Checking

Il Design Rule Checking o Check (DRC) – o controllo delle regole di progetto – è l’area della Electronic Design Automation (EDA) che definisce se il layout fisico di un elemento elettronico soddisfa una serie di parametri raccomandati, chiamati “regole di progetto“. Il DRC può essere applicato alla progettazione dei chip o delle intere schede elettroniche (PCB).

Un esempio dei parametri da controllare è rappresentato dalla lista dei 23 controlli effettuati da PADS HyperLynx DRC riportata sopra. Come si può osservare, molti degli aspetti che vengono verificati sono di carattere fisico e geometrico, come ad esempio distanze minime da rispettare, ingombri, discontinuità, densità, eccetera.

Per approfondire…

Leggi tutto...
CadlogDesign Rule Check per il PCB: arriva PADS HyperLynx DRC