Cadlog Blog

News e aggiornamenti per l'industria elettronica e l'ingegneria

fpga verification

Perché il Digital Twin aumenta la velocità della verifica FPGA

on 13 Novembre 2019

Static and Formal Analysis FPGA

Un ricco documento che illustra le metodologie più valide oggi disponibili

Il concetto di Digital Twin (Gemello Digitale) nella verifica FPGA applica un concetto sempre più utilizzato in ambito industriale, man mano che la digitalizzazione si estende sia nella progettazione che della produzione. Sono state date tante definizioni, di Digital Twin, anche perché esso è applicabile a qualsiasi contesto. Esso può essere definito come una replica digitale di un’entità fisica, che può essere perfino vivente. Tramite la simulazione termo-fluidodinamica, ad esempio, vengono realizzati Gemelli Digitali di parti del corpo umano, per simularne il comportamento al variare di determinare condizioni. Il Digital Twin colma il gap tra il mondo fisico e quello virtuale, tramite l’interscambio di dati tra i due ambiti. Quando parliamo di Digital Twin, ci riferiamo a una replica digitale di risorse fisiche potenziali ed effettive (gemello fisico), che possono essere processi, persone, luoghi, sistemi e dispositivi.

il gemello digitale (digital twin) nella produzione elettronica

Lo schema di funzionamento del Digital Twin secondo Siemens

Per certi aspetti, si potrebbe dire che non si tratta di un concetto del tutto nuovo, perché la progettazione effettuata con strumenti digitali esiste da quando esistono i computer, cioè per lo meno una trentina di anni. La differenza è che oggi può essere digitalizzato assolutamente tutto, nell’ambito di un sistema. La connessione tra mondo fisico e mondo virtuale, inoltre, è perennemente attiva, alimentata da scambi di informazioni in entrambi i sensi. Per fare un esempio sotto gli occhi di tutti, la meteorologia consente di creare modelli virtuali sempre più sofisticati della realtà atmosferica. Questi ultimi, mentre permettono di ottenere previsioni sempre più attendibili, vengono costantemente migliorati da dati raccolti sul campo in modo estremamente capillare, grazie ai sensori e alla Internet of Things.

Il Digital Twin nella progettazione IC

Il concetto di Digital Twin è applicabile naturalmente anche alla progettazione di semiconduttori (IC). In tale ambito, è stato definito come una rappresentazione digitale di un prodotto o sistema in fase di sviluppo, che offre una rappresentazione funzionalmente corretta, prevedibile e riproducibile del prodotto o del sistema al livello appropriato di fedeltà, per eseguire attività di verifica, analisi delle prestazioni e convalida del sistema (Frank Schirrmeister). Un punto molto interessante è proprio l’applicazione di un stesso paradigma a tutto un sistema. Se pensiamo a un aereo, Il Digital Twin è applicabile a tutte le parti del sistema, a qualsiasi scala, dal semiconduttore, all’aerodinamica del velivolo.

Lo scambio di dati tra reale e virtuale si applica anche a livello di semiconduttori. Concettualmente, il Digital Twin integra anche i dati dell’effettivo funzionamento del sistema sul campo. In tal modo, i modelli vengono migliorati e le strategie operative vengono adattate. Il gemello digitale apprende così durante l’intero ciclo di vita e trasmette tale conoscenza al suo gemello del mondo reale, secondo Roland Jancke, di Fraunhofer IIS/EAS.

Il bello del Digital Twin è che esso permetti di avere una conoscenza della realtà che sarebbe impossibile nel mondo reale. È il caso, ad esempio, dei “sensori virtuali”, cioè dell’applicazione di sonde per misurare la temperatura all’interno di un circuito integrato e simularne così il comportamento dal punto di vista tecnico. Di un chip è possibile simulare aspetti diversi, come le funzionalità, la meccanica, le temperature, la fluidodinamica. In questo modo e ne può prevedere la resa considerando tutti gli aspetti.

La scala dimensionale del circuito integrato lo rende particolarmente idoneo all’adozione del Gemello Digitale. Sia che si debba progettare un sistema elettronico, o il software per quel sistema, ad esempio un FPGA, è molto più realistico simularne il comportamento tramite una rappresentazione virtuale che realizzare un prototipo fisico con tutte le connessioni in un ambiente reale. È per questo che qualcosa di analogo al Digital Twin è sempre stato presente, nella progettazione di circuiti integrati. Adesso, con progetti che includono miliardi di transistor, esso è diventato inevitabile.

Static and Formal Analysis FPGA

Un ricco documento che illustra le metodologie più valide oggi disponibili

Il Digital Twin nella progettazione e nella verifica FPGA

Nell’industria automotive, l’applicazione del Digital Twin a livello di sistema è sempre stata presente. Nell’automotive c’è una stretta correlazione, a tutti i livelli, tra parti meccaniche ed elettronica. Il software permette di gestire insieme il Gemello Digitale meccanico e quello elettronico.  L’approccio seguito oggi dall’industria automotive deve molto proprio alle metodologie adottare per la progettazione di IC.

La sfida per la progettazione FPGA è di operare al livello di astrazione più appropriato. Per ottenere simulazioni attendibili dei comportamenti nel mondo reale, tutti i dettagli presenti dovrebbero essere precisi e attendibili, cosa che non è sempre possibile. Se ad esempio pariamo di emulazione ibrida, che mette insieme l’RTL in esecuzione sulla scatola di emulazione e lavora in parallelo con un prototipo virtuale, abbiamo livelli di astrazione molto diversi. Il prototipo virtuale e il modello RTL hanno velocità di esecuzione molto diverse.

Le applicazioni più interessanti del Digital Twin si hanno quando si tratta di sviluppare funzionalità del tutto nuove, piuttosto che quando si migliorano quelle esistenti. Secondo Joe Sawicki, vice presidente esecutivo di Mentor IC EDA, “Se stai realizzando un chip di rete, puoi eseguire i pacchetti per tutto il giorno. Questo è facile, all’interno del tuo ambiente di verifica digitale. Stessa cosa per una CPU. Posso avviare un sistema operativo, eseguire applicazioni e ciò è sufficiente. Ma quando abbiamo a che fare con qualcosa che si esegue contro un array LiDAR, un po’ di imaging, altri sensori che corrono accanto a un sistema di frenatura – è qui che l’interesse per il Digital Twin cresce enormemente, perché consente di effettuare una verifica più significativa. Ci chiediamo se in questo modo sia possibile individuare problemi che altrimenti non ci sarebbe modo di trovare. Su questo aspetto stanno scommettendo tantissimi progettisti”.

Stiamo parlando di quantità di dati che non sarebbe neanche immaginabile considerare, a livello fisico. Il Digital Twin permette tutto questo. L’ampiezza delle simulazioni che oggi è possibile effettuare è tale da sfuggire alla capacità di comprensione di un essere umano. Ma pezzo per pezzo, è possibile simulare tutte le situazioni che nel mondo reale potrebbero portare a fallimenti o malfunzionamenti e questo per il business è ideale.

Gli strumenti Mentor per la verifica FPGA

Il concetto di Digital Twin, che era già potenzialmente presente nell’offerta Mentor di strumenti per la verifica FPGA, è ormai pienamente applicato da quando l’azienda è parte di Siemens. Di fonte alla complessità crescente dei progetti FPGA, le tecnologie di verifica richieste sono decisamente più avanzate per migliorare il debug FPGA, fornire copertura del codice e migliorare la velocità di verifica.

L’evoluzione delle funzionalità FPGA ha portato alla nascita di soluzioni FPGA che includono l’integrazione di IP di terze parti, DSP e processori multipli, tutti collegati tramite protocolli bus ad alta velocità avanzati. Il tutto si traduce in un’offerta di strumenti di verifica FPGA, basati sul concetto di Digital Twin, che aiutano i progettisti a ottenere prodotti di alta qualità in tempi più rapidi.

L’offerta Mentor Siemens per la verifica FPGA si compone di tre famiglie di strumenti:

  1. ModelSim
    L’ambiente di simulazione e debug unificato facile da usare di ModelSim offre ai progettisti FPGA di oggi funzionalità avanzate in un ambiente di lavoro produttivo
  2. Mentor Verification IP
    Verifica immediata per i progetti FPGA incentrati sull’IP, con ambienti di verifica standardizzati per protocolli standard, come ARM, AMBA, AXI, PCIe, modelli di memoria/Ethernet (DRAM Flash)
  3. Questa® Advanced Simulator
    Il Simulatore avanzato Questa® combina alte prestazioni e simulazione di capacità con funzionalità di debug avanzate unificate e funzionalità di copertura funzionale per il supporto nativo più completo di Verilog, SystemVerilog, VHDL, SystemC, SVA, UPF e UVM.

Scarica l’ebook sulle sfide e le tendenze nell’era della verifica IC

Challenges and Trends in the IC Verification Era

Challenges and Trends in the IC Verification EraUna panoramica completa dei tool della famiglia Questa dedicati alla verifica e finalizzati a migliorare la produttività delle attività di verifica e a ottimizzare le risorse utilizzate.

Condividi:
CadlogPerché il Digital Twin aumenta la velocità della verifica FPGA