Cadlog Blog

News e aggiornamenti per l'industria elettronica e l'ingegneria

design rule checking (drc)

PCB Design, cos’è Design Rule Checking (DRC), con un esempio pratico di applicazione

on 24 Maggio 2019

Il Design Rule Checking (DRC) è il processo finalizzato a verificare che, in un progetto elettronico, non siano state violate le regole di progettazione. Tali regole sono i vincoli geometrici imposti ai progettisti di circuiti stampati , dispositivi a semiconduttore e circuiti integrati (IC), per garantire che i loro progetti funzionino correttamente, oltre che in modo affidabile, e possano essere prodotti con una resa accettabile. Il DRC è un passaggio importante nell’ambito del signoff, cioè l’insieme delle verifiche sugli aspetti fisici di un progetto, il quale comprende anche verifiche LVS ( layout versus schematic ), controlli XOR, ERC ( controllo delle regole elettriche ) e controlli dell’antenna.

Per semplificare al massimo, il seguente schema mostra quali sono i tipici controlli di base che vanno fatti sul layout del PCB: verificare che l’ampiezza della pista sia sufficiente, che lo sia la spaziatura tra piste contigue e che il perimetro in rame di una piazzola sia regolare e di spessore sufficiente.

I 3 principali controlli del Design Rule Checking (DRC)

Quando si parla di Design Rule Checking, la posta in gioco è la possibilità di evitare i re-spin del progetto, come ad esempio dover rifare un prototipo perché al primo tentativo sono emersi dei problemi. Sono passaggi che possono costare anche decine di migliaia di euro. Questo tipo di controlli non fa parte della prassi, per molti progettisti, specie nelle aziende a dimensione locale, i quali rischiano così di essere tagliati fuori da un mercato che è sempre più competitivo.

La suite di strumenti di PADS Professional risponde proprio a questo tipo di esigenza, perché include al suo interno il modulo HyperLynx DRC. HyperLynx DRC è uno strumento che rende possibile ciò che prima sembrava impossibile e di individuare violazioni che un’ispezione manuale non potrebbe mai vedere.

Con l’aggiunta di HyperLynx DRC, PADS Professional aiuta il progettista a garantire che il design rientri entro i limiti richiesti per una gran quantità di regole di progettazione elettrica diverse. Vi si trovano integrati oltre 70 controlli di integrità di segnale analogica (SI), integrità di alimentazione (PI) e interferenza elettromagnetica (EMI). Tali controlli consentono al progettista di identificare e correggere le violazioni, eliminare l’ispezione manuale e ridurre i costosi re-spin di progetto, che compromettono i tempi di commercializzazione del prodotto.

Un caso reale di applicazione del DRC

In questo articolo vedremo un caso reale di utilizzo di HyperLynx DRC all’interno di PADS Professional. Per questo esempio è stata utilizzata una BeagleBone Black. Si tratta di un computer a scheda singola open source a bassa potenza, prodotto da Texas Instruments e popolare sia tra gli sviluppatori che tra gli appassionati di hobby. La scheda di sviluppo è costituita dal processore TI Sitara, da 512 Mb di RAM DDR3 e 2 GB di memoria flash, oltre a un numero di interfacce fisiche e altre funzionalità.

Beaglebone Black

La Beaglebone Black

Il Design Rule Checking di base con HyperLynx DRC in PADS Professional

Una volta che il progetto viene nel DRC nella finestra Integrated Analysis Control, le regole sono suddivise in categorie. Per determinare quali sono importanti per la progettazione, il progettista crea un elenco di oggetti personalizzati per includere le reti GPIO richieste. Il GPIO (General Purpose Input/Output) è un’interfaccia con dispositivi e periferiche esterne, sia di input che di output. Con l’aumento della complessità e della densità degli attuali progetti di PCB, trovare e rivedere tutte le istanze di una net che attraversa un piano separato (split plane) sarebbe un processo manuale estenuante. Gli strumenti di simulazione standard in genere non controllano tali eventi.

Il problema con la maggior parte dei tool è che quando una rete ad alta velocità attraversa uno split plane, può creare una discontinuità di impedenza sulla traccia del segnale, che potrebbe portare a riflessioni, radiazioni e crosstalk indesiderati. Quando il progettista esegue la regola ‘Nets Crossing Gaps’ in HyperLynx DRC, è in grado di individuare facilmente quando e dove appaiono tali discontinuità. HyperLynx DRC ha una descrizione incorporata delle sue regole, insieme ai prerequisiti e una serie di parametri personalizzabili.

Nets Crossing Gaps DRC

La regola Nets Crossing Gaps consente di verificare che le tracce del segnale abbiano un riferimento solido sotto di esse. I segnali richiedono un piano di riferimento solido adiacente, per consentire percorsi di corrente a ritorno continuo, riducendo così il rischio di radiazioni common-mode.


In genere ci sono decine di violazioni, su quel tipo di reti. Il progettista può selezionarle individuandole all’interno del foglio di calcolo e restringere i risultati. I dati di violazione vengono automaticamente trasferiti dal client DRC e il progettista può eseguire lo zoom per visualizzare le violazioni in maggior dettaglio. Quindi può decidere se la violazione deve essere risolta, apportare le modifiche necessarie e ri-eseguire la regola DRC, finché la violazione non viene più visualizzata.

Il progettista inoltre può eseguire una regola separata “IC-over splits”, che controllerà se i componenti del circuito integrato (IC) hanno un piano di riferimento adeguato al di sotto di essi. Se un IC non ha un piano di riferimento integrato nella sua confezione, e non è correttamente referenziato al di sotto, potrebbe portare alla radiazione in modalità comune. Se vengono trovate queste istanze di IC senza piani di riferimento designati, il progettista può fare clic su una specifica violazione e lo strumento passerà alla relativa posizione sul progetto.

IC over split DRC

L’applicazione della regola ICs over split

Il DRC delle coppie differenziali con HyperLynx

Il BeagleBone Black ha diverse coppie differenziali con impedenza differenziale di 90 ohm. Per gestirli, il progettista può impostare il Constraint Manager con classi di vincoli separate. Dopo essere stati richiamati, i dati della classe di vincoli vengono caricati automaticamente dalle definizioni della classe di vincoli in PADS Professional. Tornando alle relative regole, il progettista può controllare l’impedenza sulle tracce differenziali da 90 ohm. Se ci sono complicazioni di integrità del segnale associate a disadattamenti di impedenza differenziale, il progettista può trovare una diversa regola di impedenza sotto la categoria SI. Questa regola controllerà se l’impedenza rimane coerente per tutti i segmenti della traccia in una determinata net.

Dopo che le proprietà della regola sono state configurate correttamente, il progettista può vedere se compaiono eventuali violazioni. Se si verificano violazioni di impedenza, il motivo potrebbe essere che la regola è stata eseguita utilizzando i parametri standard predefiniti. Ad esempio, il valore di impedenza automatica nella regola potrebbe essere 100 ohm, ma il valore delle coppie differenziali è 90 ohm. Il progettista può modificare rapidamente l’impostazione predefinita utilizzando HyperLynx DRC e quindi rieseguire la regola.

Posizionamento del condensatore di disaccoppiamento

Una delle tante sfide che i progettisti devono affrontare è quella di tenere traccia dei parametri per ciascun componente. Durante la visualizzazione del foglio dati per il processore TI utilizzato su BeagleBone Black, il progettista vorrà concentrarsi sulla sezione che descrive i requisiti del condensatore di disaccoppiamento del processore. Se i condensatori di disaccoppiamento non sono posizionati correttamente, c’è un’alta probabilità che l’interfaccia DDR3 possa funzionare male. La scheda tecnica indica che la distanza massima consentita per i condensatori di bypass sulla net VDDS DDR è di 100 mm (400 mils).

Con queste informazioni, è fondamentale rivisitare lo strumento DRC e trovare la regola di posizionamento dei condensatori di disaccoppiamento che determina se essi sono collocati entro i parametri appropriati attorno all’IC. Se vi sono violazioni nella spaziatura, il progettista può selezionare ciascuna istanza della violazione. PADS Professional aiuta il progettista a rilevare dove si verifica l’errore e il raggio di test che è stato specificato.

Analisi della transizione del segnale da layer a layer

La regola ” vertical reference plane change” considera le istanze di passaggio del segnale da un layer all’altro. Mentre cambiare i piani è una pratica di progettazione comune, per adattarsi all’attuale densità del layout dei PCB, occorre prestare attenzione per ridurre il rischio di radiazioni in modalità comune. Frequentemente, i condensatori o le stich vias sono posizionati per consentire il percorso di ritorno della corrente continua. Questa regola determina se tali condizioni sono soddisfatte. Il progettista esegue la regola nell’elenco degli oggetti GPIO precedentemente definito, per specificare i vincoli per i cambiamenti di piano. Se ci fossero violazioni, ulteriori indagini potrebbero mostrare che si verificano su diversi pin della testata del dispositivo. La necessità di affrontare tali violazioni dipenderebbe dal tipo di utilizzo delle testate e dallo scopo di tali pin.

Il timing nelle net ad alta velocità

La regola successiva che il designer esegue è “delay and links matching”. Il timing nelle net ad alta velocità è estremamente importante, per una corretta funzionalità, specialmente nelle net DDR. Se i segnali DDR non raggiungono la loro destinazione con vincoli di timing adeguati, la memoria non funzionerà correttamente. I problemi di timing si verificano per una moltitudine di ragioni, tra cui il ritardo di propagazione della linea di trasmissione a causa dello stack-up del layer, delle proprietà dielettriche e del routing della traccia. Poiché i problemi di ritardo sono spesso dovuti a proprietà fisiche uniche di un PCB, è un parametro importante che il progettista deve prendere in considerazione. Poiché le net DDR sono spesso soggette a ritardi, il progettista crea un altro elenco di oggetti contenente le net DDR.

Una delle funzionalità più potenti di HyperLynx DRC è il calcolo automatico dei valori necessari dalle informazioni dello stack-up dei layer. In caso di violazioni, all’interno di PADS Professional vengono visualizzate esattamente le net interessate, evidenziate in rosso, e la net di riferimento evidenziata in verde.

Signal e Power Integrity

HyperLynx DRC ha regole avanzate che aiutano a identificare possibili problemi di integrità di segnale (SI) e di alimentazione (PI). In un progetto DDR che utilizza la topologia fly-by, la lunghezza di stub è importante per la corretta funzionalità.

  • La regola ‘Fly-by Topology’ verifica che le reti con topologia fly-by siano progettate con vincoli appropriati. Un aspetto al quale porre attenzione è il coupling del crosstalk, perché può causare gravi errori di timing e funzionalità ed è molto difficile da diagnosticare manualmente su un PCB realizzato. La regola della topologia fly-by aiuta il progettista a identificare il crosstalk indesiderato su net sensibili.
  • La regola “Signal Supply” verifica le discontinuità tra i piani di alimentazione di componenti integrati e il piano di riferimento delle net collegate. Questi tipi di violazione possono portare a radiazioni potenzialmente forti e causare guasti EMI (interferenza elettromagnetica).
  • La regola ‘Power Ground Width’ controlla le strettoie delle tracce sulle net di massa. Se le tracce di alimentazione e di massa non sono sufficientemente ampie, la corrente risultante può essere insufficiente. Ciò può portare a una serie di problemi, che includono un’alimentazione inadeguata dei componenti e una produzione di calore non necessaria.
  • La regola ‘Filter Placement’ verifica la presenza di filtri nelle immediate vicinanze dei pin dei connettori. I filtri sono necessari per sopprimere il rumore che potrebbe essere presente su un connettore per proteggere i segnali sensibili e prevenire le radiazioni. L’assenza o il disallineamento dei filtri sui connettori può causare gravi problemi EMI.
  • La regola “Return Path” garantisce che i segnali testati abbiano un percorso di ritorno di impedenza sufficientemente basso. L’aderenza a questo tipo di regola è importante, in particolare con l’aumento dei requisiti di progettazione dei circuiti ad alta velocità di oggi e con la riduzione delle dimensioni del PCB. Nel caso in cui la corrente di ritorno su una traccia non scorresse correttamente sotto il conduttore, potrebbe prendere un percorso non intenzionale attraverso altre aree del circuito, causando probabilmente problemi di interferenza elettromagnetica.

In PADS Professional, il progettista può visualizzare tutte le regole che sono state eseguite nella finestra Analysis Control. Le violazioni specifiche sono descritte in modo più dettagliato nella finestra Hazards. Se il progettista decide di ignorare un pericolo, può accettarlo, scegliendo il segno di spunta. C’è anche la possibilità di scrivere commenti sui rischi accettati, per tenere facilmente traccia delle decisioni di progettazione. Il progettista può quindi segnalare tutte le violazioni in un file di testo facendo clic sull’icona “Segnala tutti i pericoli”.

HyperLynx DRC in PADS Professional

La finestra Analysis Control di HyperLynx DRC in PADS Professional

Successo al primo colpo con HyperLynx DRC

In conclusione, con PADS Professional e HyperLynx DRC il progettista può avere la garanzia che il proprio progetto funzionerà al primo passaggio, tramite l’individuazione di errori altrimenti difficili da diagnosticare. Con tali strumenti, si evita di sprecare tempo e risorse in costosi guasti della scheda e re-spin del design. Garantire che il PCB rispetti tutte le aspettative sulle regole elettriche avanzate è il presupposto per il successo del primo passaggio di progettazione.

Accelerare i tempi di progettazione con il Design Rule Checking (DRC)

Guarda ora il webinar on demand

webinar sul Design Rule Checking (DRC)

Nel PCB Design, è frequente che si presentino dei difetti di progettazione comuni, spesso difficili da individuare, che degradano le prestazioni generali del progetto e provocano guasti irreversibili sul campo. Ma grazie al Design Rule Checking (DRC) è possibile verificare l’integrità del progetto, sia dal punto di vista logico che fisico.

In questo webinar, illustreremo le caratteristiche di HyperLynx DRC per PADS Professional, un sistema di controllo personalizzabile, basato su regole elettriche per PCB layout e l’IC Design.

Condividi:
CadlogPCB Design, cos’è Design Rule Checking (DRC), con un esempio pratico di applicazione