Cadlog Blog

News e aggiornamenti per l'industria elettronica e l'ingegneria

modelsim simulación hdl

Simulazione HDL: ModelSim in offerta speciale fino al 31 gennaio

ModelSim, l’ambiente di simulazione di Mentor Graphics – che consente lo sviluppo e la verifica di Hardware Description Languages (HDL) come Verilog, VHDL e SystemC – è disponibile in un’offerta speciale rispetto alla quale è difficile rimanere indifferenti.

ModelSim, che è considerato lo stato dell’arte nell’ambito della progettazione ASIC e FPGA, infatti, può essere acquistato fino al 31 gennaio nella configurazione DE Plus Mixed Language al prezzo della configurazione Single Language.

ModelSim DE Plus, orientato allo sviluppo, è il simulatore VHDL/Verilog Mixed Language più utilizzato al mondo. Permette l’utilizzo di più linguaggi contemporaneamente su piattaforme Windows e Linux:

  • VHDL 1987, 1993, 2002, 2008 (except VHPI, PSL), Verilog 1995, 2001, 2005, 2009 e SystemVerilog IEEE 1800 per il Design
  • Assertions (PSL for VHDL or Verilog; SVA for Verilog), SystemVerilog IEEE 1800 per la Verifica e Assertion Thread Viewer.

L’offerta scade il 31 gennaio e dà diritto ad acquistare ModelSim DE Plus in versione floating al prezzo di 10.400 euro, compresi 12 mesi di manutenzione e supporto tecnico

Chiama ora:

Chiedi informazioni:

CAPTCHA image

* Campo richiesto

CadlogSimulazione HDL: ModelSim in offerta speciale fino al 31 gennaio

Articoli correlati

Vi consigliamo la lettura dei seguenti articoli